HBM4 内存正在开发中，将采用更宽的 2048 bit 接口
感谢正加网网友虽然目前还没有关于HBM4的正式规范，但台积电在2023OIP论坛阿姆斯特丹厂上给出了部分制定中的标准。台积电称，未来HBM4内存的接口位宽将实现翻倍，达到2048bit。值得一提的是，出于多种技术原因，他们还希望在不增加HBM内存堆栈占用空间的情况下实现这一目标，这也将会使得下一代HBM内存的互连密度翻倍，而无需进一步提高时钟速度。按照计划，这将使HBM4在多种技术层面上实现重大飞跃。在DRAM堆叠方面，一个2048bit的内存接口需要大幅增加硅通孔的数量。同时，外部芯片接口将需要将凸块间距缩小到55微米以下，同时大幅增加微凸块数目（正加网注：HBM3目前大约3982个微凸块）。此外，HBM4还将采用16-Hi堆叠模式，也就是说在一个模块中堆叠16个内存芯片，这也将致使其技术复杂性进一步提高（HBM3从技术层面上来讲也支持16-Hi堆叠，但到目前为止还没有哪家制造商实际这么干过）。所有这些新指标反过来都需要芯片制造商、内存制造商和芯片封装公司之间采取更加紧密的合作方式，以确保一切顺利地进行。在台积电于阿姆斯特丹举行的TSMCOIP2023会议上，台积电设计基础设施管理负责人丹?科赫帕恰林（DanKochpatcharin）表示：“因为他们没有将速度加倍，而是将[接口]引脚[与HBM4一起]加倍。这就是为什么我们正在努力确保我们与所有三个合作伙伴合作，使他们的HBM4[可以通过我们的先进封装]合格，并确保RDL或中介器或两者之间的**内容都可以支持HBM4的布局和速度。所以，我们正在与三星、SK海力士和美光保持合作。”广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，正加网所有文章均包含本声明。
本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容， 请发送邮件至 sysxhz@126.com 举报，一经查实，本站将立刻删除。
本文链接：https://www.sysxhz.com/news/731044.html
